PCB抗干扰设计

    PCB的设计质量不仅直接影响到电子产品的可靠性，还关系到产品的稳定性，甚至是设计成败的关键。因此，在进行PCB设计时，除了要为电路中的元器件提供正确无误的电气连接外，还应充分考虑印制板的抗干扰性。基于电磁兼容性原则，抗干扰设计应包括三个方面：一是抑制噪声源，二是切断噪声传递途径，三是降低受扰设备的噪声敏感度。印制板的噪声抑制应从设计阶段开始，贯穿于电路原理图设计、印制板图设绘、元器件选用、印制板安装引线等一系列环节中。下面介绍几种抗干扰的措施：

1.电源线设计 。根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
2.地段设计 。地线设计的原则是：(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。(2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。(3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。
3.退藕电容配置 。PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：

(1)电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好。 

(2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的但电容。 

(3)对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。 

(4)电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：

a、在印制板中有接触器、继电器、按钮等元件时，操作它们时均会产生较大火花放电，推荐使用RC电路来吸收放电电流。一般R取1~2K，C取2.2~47UF。 

b、CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。
4.正确运用抗扰器件。 在进行PCB电磁兼容性设计时，应根据噪声的不同特点，正确选用抗扰器件。    比如用二极管和压敏电阻等吸收浪涌电压，用隔离变压器等隔离电源噪声，用线路滤波器等滤除一定频段的干扰信号，用电阻器、电容器、电感器等元件的组合对干扰电压或电流进行旁路、吸收、隔离、滤除、去耦等处理。如果抗扰器件运用不当，那么不但不能有效减少干扰，甚至还会成为新的干扰源。